A Novel booth encoded radix-2 multiplier and its VLSI realization
Yeni bir“Booth”yöntemi ile kodlamalı“Radıx-2”çarpma devresi ve uygulamaya yönelik tümdevre ile gerçeklenmesi
- Tez No: 47474
- Danışmanlar: DOÇ.DR. SİNA BALKIR, DR. GÜNHAN DÜNDAR
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Bilgisayar destekli tasarım, VLSI, Computer aided design, VLSI
- Yıl: 1995
- Dil: İngilizce
- Üniversite: Boğaziçi Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Belirtilmemiş.
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
ÖZET Bu tez çalışmasında yeni bir 16x16 bit paralel çarpma devresi sunulmaktadır. Bu çarpma devresi ikiye tümlemeli işaretli çarpma yapmaktadır ve boru hatlı yapısı sayesinde özellikle DSP (Sayısal İşaret İşleme) uygulamaları için uygundur. Çarpma devresinin mimarisi“Booth”tipi kodlama ve“radix-2”toplama yöntemlerine dayanmaktadır. Ayrıca derinliği üç olan bir boru hattı yöntemi de çarpma devresine uygulanmıştır. Sistemin performansı boru hatlı ve boru hatsız durumlar için ayrıca benzetimi yapılmak suretiyle irdelenmiştir. Bu çalışmada sunulan çarpma devresi mimarisinin tümleşik devre gerçeklemesi 1- urn CMOS prosesi ile yapılmıştır. Tümleşik devrenin gerçeklenmesinde“Top-down”ve“bottom-up”olarak adlandırılan tasarım metodlarının bu uygulamaya özel bir bileşkesi yaratılarak bu yöntem kullanılmıştır. Bu sebebten ötürü, standart arşiv elemanları ile birlikte kullanıcıya özgü birim hücreler de entegre devre yerleşiminde yer almıştır. Devrenin modellenmesi ve benzetimi VHDL geniş çapta tümleşik devre donanım tanımlama dili kullanılmak suretiyle yapılmış olup ayrık eleman bazında benzetim ise 2G.6. sürümlü SPICE programının kullanımı ile gerçekleştirilmiştir. Bu tasarımın tümü, MentorGraphics yazılım program paketi kullanılmak suretiyle Sun Sparc 2 iş istasyonlarında yapılmıştır. Gerçeklenmiş bir üç seviyeli boru hatlı bir çarpma devresinin kırmık alanı 9 mm2 olmuştur. Bu devre 100 MHz hızında çalışmakta ve içinde“latch”ve“buffer”gibi boru hattı öğeleri de dahil olmak üzere toplam 12,500 transistor barındırmaktadır. Boru hatlı olmayan tipte bir çarpma devresi de modellenmiş ve test edilmiştir. Bu tipteki devre 15 ns gecikme ile statik durumda çalışmaktadır. Bu devrenin tahmini kırmık alanı 6 mm2 olarak saptanmış, transistor sayısı ise 8,500 olarak hesap edilmiştir.
Özet (Çeviri)
IV ABSTRACT In this thesis, a novel 16x16 bit parallel multiplier is presented. The multiplier accommodates two's complement signed arithmetic and because of its pipelined structure it is especially suitable for DSP applications. The multiplier architecture incorporates Booth encoding and radix-2 addition methods. A pipelining scheme is also applied to the multiplier for a pipelining depth of three. The multiplier is simulated for both the pipelined and non- pipelined cases. The proposed multiplier architecture is implemented by using a typical l-(im CMOS technology. A mixed design methodology, which is a combination of top-down and bottom-up design methodologies is employed in the IC design. Therefore, both standard library cells and custom designed subcells are used in the layout. VHDL language is accommodated for the modelling and simulation of the multiplier. Device level simulation is performed by using SPICE program version 2G.6. The whole design is generated by utilizing MentorGraphics software package version 8.4.1 running on Sun Sparc 2 workstations. The chip area of 3 -level pipelined multiplier is obtained as 9 mm2. This multiplier operates with a 100 MHz clock and utilizes 12,500 transistors including the pipelining latches and buffers. A non-pipelined version of the multiplier is also modelled and tested. It is shown that an operation delay of 15 ns is introduced in this static case. The estimated area is 6 mm2 and the transistor count is approximately 8,500 for this topology.
Benzer Tezler
- VHDL ile lojik devre tasarımı ve DSP uygulamaları için çarpma bloklarının modellenmesi
Başlık çevirisi yok
SIDDIKA BERNA ÖRS
Yüksek Lisans
Türkçe
1998
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. AHMET DERVİŞOĞLU
- Sayısal görüntülerin alt band kodlanması
Subband coding of digital images
SIDIK DÜNDAR
Yüksek Lisans
Türkçe
1995
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiY.DOÇ.DR. M. ERTUĞRUL ÇELEBİ
- Karmaşık matrikslerde eser miktardaki metallerin şelatlaştırıcı polimerler kullanılarak deriştirilmesi ve atomik absorbsiyon spektroskopisi ile analizi
Başlık çevirisi yok
NURAY ÖĞÜN ŞATIROĞLU
- Karışık modlu yeni bir kaotik devre modeli tasarımı ve güvenilir haberleşme amaçlı sistem gerçekleştiriminde kullanılması
A Novel mixed-mode chaotic circuit model design and its usage in the implementation of the secure communication system
RECAİ KILIÇ
Doktora
Türkçe
2000
Elektrik ve Elektronik MühendisliğiErciyes ÜniversitesiElektronik Mühendisliği Ana Bilim Dalı
PROF.DR. MUSTAFA ALÇI
- A novel bifunctional addition fragmentation agent for photoinitiated cationic polymerization
Fotobaşlatıcılı katyonik polimerleşmede bifonksiyonel katılma bölüşme mekanizmaları
SUAT YILDIRIM
