FPGA implementation of jointly operating channel estimator and parallelized decoder
Birleşik işleyen kanal kestirici ve paralelleştirilmiş kod çözücünün FPGA üzerinde gerçeklenmesi
- Tez No: 268525
- Danışmanlar: DOÇ. DR. ALİ ÖZGÜR YILMAZ
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: FPGA, Kanal kestirimi, Paralel işlem, FPGA, Channel estimation, Parallel processing
- Yıl: 2009
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik ve Elektronik Mühendisliği Bölümü
- Bilim Dalı: Elektrik-Elektronik Eğitimi Ana Bilim Dalı
- Sayfa Sayısı: Belirtilmemiş.
Özet
Bu tez çalışmasında birleştirilmiş kanal kestirici ve paralelleştirilmiş kod çözücü yapısnın yerinde programlanabilir geçit dizisi (FPGA) tabanlı bir değerlendirme platformu üzerinde gerçeklenmesi ele alınmıştır. Yapıdaki kod çözme işlemini gerçekleştirmek üzere turbo kod çözücüler kullanılmıştır. Fakat, turbo kod çözücüler oldukça yüksek gecikme sürelerine sahiptir. Bu problemi ortadan kaldırmak amacıyla paralelleştirme fikri turbo kodlara uygulanmış, ortaya çıkan paralel çözümlenebilir turbo kod (PDTC) yapısı sistemdeki kodlama ve kod çözümleme işlemleri için kullanılmıştır. Toplanır beyaz Gauss gürültüsü (AWGN) altında PDTC kod çözücünün başarımı ve bu performansa etki eden tasarım parametreleri incelenmiştir. Elde edilen sonuçlar bu çalışmaya paralel başka bir çalışmada farklı bir mimari kullanılarak gerçeklenen kod çözücünün verdiği sonuçlarla karşılaştırılmıştır. Kanal kestirimi için pilot sembol destekli kanal kestirim yöntemi kullanılmıştır. Bu yöntemde, kanal katsayıları çift yönlü LMS algoritması kullanılarak kestirilmektedir. Bu birleşik yapının sabit noktalı aritmetik altında gerçeklenmesi sırasında yaşanan zorluklardan ve bu zorlukları aşmak için uygulanan çözümlerden bahsedilmiştir. Önerilen birleşik yapı, çeşitli tasarım parametreleri ile Rayleigh sönümlü kanal altında sınanmıştır. Tasarımdan makul bir başarım elde edildikten sonra gecikme süreleri ve veri hızları hesaplanmıştır.
Özet (Çeviri)
In this thesis, implementation details of a joint channel estimator and parallelized decoder structure on an FPGA-based platform is considered. Turbo decoders are used for the decoding process in this structure. However, turbo decoders introduce large decoding latencies since they operate in an iterative manner. To overcome that problem, parallelization is applied to the turbo codes and the resulting parallel decodable turbo code (PDTC) structure is employed for coding. The performance of a PDTC decoder and parameters affecting its performance is given on an additive white Gaussian noise (AWGN) channel. These results are compared with the results of a parallel study which employs a different architecture in implementing the PDTC decoder. In the fading channel case, a pilot symbol assisted estimation method is employed for the channel estimation process. In this method, the channel coefficients are estimated by a 2-way LMS (least mean-squares) algorithm. The difficulties in the implementation of this joint structure in a fixed-point arithmetic and the solutions to overcome these difficulties are described in details. The proposed joint structure is tested with varying design parameters over a Rayleigh fading channel. The overall decoding latencies and allowed data rates are calculated after obtaining a reasonable performance from the design.
Benzer Tezler
- Implementation of a risc microcontroller using FPGA
FPGA kullanarak risc mikrodenetleyici gerçekleştirmesi
RAŞİT GÜMÜŞ
Yüksek Lisans
İngilizce
2005
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. HASAN GÜRAN
- Fpga implementation of graph cut method for real time stereo matching
Gerçek zamanlı stereo eşleme için çizge kesme yönteminin fpga uygulaması
HAVVA SAĞLIK ÖZSARAÇ
Yüksek Lisans
İngilizce
2010
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik ve Elektronik Mühendisliği Bölümü
PROF. DR. ZAFER ÜNVER
YRD. DOÇ. DR. İLKAY ULUSOY
- FPGA implementation of real time digital video stabilization
Gerçek zamanalı sayısal video sabitleme'nin FPGA uygulaması
İSMAİL ÖZSARAÇ
Yüksek Lisans
İngilizce
2011
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik ve Elektronik Mühendisliği Bölümü
YRD. DOÇ. DR. İLKAY ULUSOY
- FPGA implementation of a network-on-chip
FPGA ile bir yonga-içi-ağ gerçeklemesi
İSMAİL ÖZSEL KILINÇ
Yüksek Lisans
İngilizce
2011
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik ve Elektronik Mühendisliği Bölümü
DOÇ. DR. CÜNEYT BAZLAMAÇCI
- FPGA implementation of real time digital video superresolution for infrared cameras
Kızılötesi kameralar için gerçek zamanlı sayısal video süper çözünürlük FPGA uygulaması
MEHMET AKTUKMAK
Yüksek Lisans
İngilizce
2013
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. UĞUR HALICI