Fpga implementation of graph cut method for real time stereo matching
Gerçek zamanlı stereo eşleme için çizge kesme yönteminin fpga uygulaması
- Tez No: 268249
- Danışmanlar: PROF. DR. ZAFER ÜNVER, YRD. DOÇ. DR. İLKAY ULUSOY
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Gerçek Zamanlı Stereo Eşleme, Çizge Kesme, FPGA (Alan Programlanabilir Kapı Dizisi), FPGA, Grafikler, Stereo sistemler, Real Time Stereo Matching, Graph Cut, FPGA, Graphics, Stereo systems
- Yıl: 2010
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik ve Elektronik Mühendisliği Bölümü
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
Günümüz çizge kesme yöntemleri özyinelemeli bir yapıya sahip olduğundan doğrudan gerçek zamanlı stereo eşleme uygulamalarında kullanılamazlar. Çizge kesme yönteminin özyineli yapısı, gerçek zamanlı FPGA(Alan Programlanabilir Kapı Dizisi) uygulamasına uygun olabilmesi için değiştirilmiştir.Değiştirilen çizge kesme yöntemi, önce MATLAB ile çeşitli veri kümeleri üzerinde test edilmiş ve sonuçlar önceki çalışmalar ile karşılaştırılmıştır. Önerilen metodun derinlik sonuçları diğer yöntemlerinkinden iyi olmamasına rağmen hesaplama zaman performansı daha yüksektir. Doğru sonuçlar elde edildikten sonra FPGA benzetimi gerçek veri kümeleri ile gerçekleştirilmiştir. Son olarak, bu yeni yöntem 2 adet 25 Hz PAL kamera ile FPGA üzerinde gerçeklenmiştir. Uygulamanın hesaplama zamanı gerçek zamanlı uygulamalar için uygun olan 40 ms'dir.
Özet (Çeviri)
The present graph cut methods cannot be used directly for real time stereo matching applications because of their recursive structure. Graph cut method is modified to change its recursive structure so that making it suitable for real time FPGA (Field Programmable Gate Array) implementation.The modified method is firstly tested by MATLAB on several data sets, and the results are compared with those of previous studies. Although the disparity results of the modified method are not better than other methods?, computation time performance is better. Secondly, the FPGA simulation is performed using real data sets. Finally, the modified method is implemented in FPGA with two PAL cameras at 25 Hz. The computation time of the implementation is 40 ms which is suitable for real time applications.
Benzer Tezler
- A reconfigurable primitive operator digital filter structure
Başlık çevirisi yok
HALİL İBRAHİM ESKİKURT
Doktora
İngilizce
1999
Elektrik ve Elektronik MühendisliğiUnıversıty Of Wales-CardıffElektronik Mühendisliği Ana Bilim Dalı
DR. D. H. HORROCKS
DR. T. ARSLAN
- Sahada programlanabilir kapı dizileri ile lojik devre tasarımı
Başlık çevirisi yok
VOLKAN SEZER
Yüksek Lisans
Türkçe
1996
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. AHMET DERVİŞOĞLU
- Farklı hızlı toplayıcı mimarilerinin FPGA kullanarak gerçeklenmesi
Implementation of different fast adder architectures using FPGAs
PATRİSA TAMBURİ
Yüksek Lisans
Türkçe
2010
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
PROF. DR. AHMET SERTBAŞ
- Implementation of a risc microcontroller using FPGA
FPGA kullanarak risc mikrodenetleyici gerçekleştirmesi
RAŞİT GÜMÜŞ
Yüksek Lisans
İngilizce
2005
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. HASAN GÜRAN
- FPGA implementation of jointly operating channel estimator and parallelized decoder
Birleşik işleyen kanal kestirici ve paralelleştirilmiş kod çözücünün FPGA üzerinde gerçeklenmesi
ÇAĞLAR KILCIOĞLU
Yüksek Lisans
İngilizce
2009
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik ve Elektronik Mühendisliği Bölümü
DOÇ. DR. ALİ ÖZGÜR YILMAZ