Geri Dön

Simulation of digital phase locked loops

Başlık çevirisi mevcut değil.

  1. Tez No: 65564
  2. Yazar: MEHMET SEROL DOĞANER
  3. Danışmanlar: YRD. DOÇ. DR. HALDUN KARACA
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Benzetim, Faz kilitli döngü, Simulation, Phase locked loop
  7. Yıl: 1997
  8. Dil: İngilizce
  9. Üniversite: Dokuz Eylül Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Belirtilmemiş.
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: Belirtilmemiş.

Özet

ÖZET Bu çalışmada temel olarak dijital faz kilitleme sistemlerinin yapısı analiz edilmiştir. Bu teorik analiz işleminden sonra, sistemin similasyonuna yönelik teknikler anlatılmış ve örnek teşkil etmesi için bir similasyon sonuçlarıyla birlikte sunulmuştur. Genel anlamda bir sinyale kilitlenmek demek, o sinyalle hem frekans hemde faz bazında senkron olan başka bir sinyalin üretilmesi demektir.Bu kilitlenme işlemide ancak geri beslemeli bir kontrol sistemiyle mümkündür. Faz kilitlemeli döngü sistemleri temel olarak iki grupta incelenir; analog ve dijital. Fazına kilitlenilecek olan sinyalin analog yada dijital olmasına bağlı olarak sistemin yapısınında analog yada dijital olarak değişmesi, bu sınıflandırmanın yapılmasını gerektirmiştir. Bu iki çeşide ek olarak, karışık yapıya sahip bir üçüncü tür daha vardır ki, yapısında hem analog hem de dijital bloklar içerir. Bu grup esasen dijital sinyallere kilitlenilmesinde kullanıldığı için, daha çok yan dijital faz kilitlemeli döngü olarak da adlandırılır. Bu çalışmada hem yan dijital, hem de tam dijital PLL sistemleri analiz edilmiştir. Dijital PLL 'in seçilmesindeki temel sebep, bu sistemleri analoglara oranla performanslarının daha iyi oluşudur. Performans teriminin içeriği ileriki konularda verilmiştir. Birinci bölümde sisteme giriş yapılarak; PLL'in tanımı ve yapısını oluşturan temel bloklar kısaca verilmiştir. Buna ek olarak bu tür sistemlerin similasyonuna yönelik bir ön açıklama da yapılmıştır.İkinci bölümde yan-dijital PLL sistemleri hakkında detaylı bilgi sunulmuştur. Örneğin PLL in çalışma prensipleri ve kendisini oluşturan blokların detaylı olarak incelenmesi gibi bilgiler sayılabilir. Bloklarda kullanılan çeşitli elemanların da verilmesiyle dizayn aşamasındaki birinin ihtiyacına uygun kombinasyonları denemesi imkanı tanınmıştır. Üçüncü bölümde yan-dijital bir PLL sisteminin matematiksel analizi yapılmıştır. Bu analiz işlemleri kolaylaştırılması açısından Laplace Transformları kullanılarak yapılmıştır. Sistemin faz ve frekans tepkileride bu şekilde incelenmiştir. Dördüncü bölümde tam-dijital PLL sistemleri hakkında detaylı bilgi sunulmuştur. Bu kısımda da tam-dijital PLL sistemlerinin, yan-dijital PLL sistemlerinden farkları ve blokların çalışma prensipleri detaylanyla anlatılmıştır. Sistemin geçici tepkisi ve bant genişliği gibi kavramlarda açıklanmıştır. Beşinci bölümde bir PLL sisteminin sismilasyonunda kullanılacak tekniklerden bahsedilmiştir.Bir örnek oluşturması açısından Pspice programı kullanılarak bir similasyon yapılmıştır. Bu örnekte, blokların programda nasıl tanımlanacağı anlatılmıştır. Ek olarak similasyon sonuçlan grafiklerle birlikte verilmiştir. Daha sonra bu sonuçlar, daha önceden deneysel olarak yapılmış olan sistemlerin verileriyle karşılaştırılmışlardır.

Özet (Çeviri)

ABSTRACT In this study, the structure of digital phase locked loop systems is analyzed mainly. After the theoretical analyze, the simulation techniques of these systems are introduced and for showing an example, a computer simulation is given with its results in the end. Locking to the phase of a signal (input) means that; produce a signal which is synchronized both in frequency and phase with this input signal. This locking is provided with a feedback control system. There two main types of phase locked loop (PLL) systems; analog and digital. This classification is made, because this input signal may be either an analog or a digital signal, therefore the structure of the system (whether all-digital or analog) changes according to this input signal. In addition to these two types, there is one more kind which has a mixed structure. In other words, it consists both digital and analog blocks in its structure. As this type of PLL is used for digital signal mostly, they also known as half-digital PLL. In this study both half-digital and all-digital PLL systems are analyzed. The reason of choosing these digital PLL is that; they have better frequency pull-in and reference rejection characteristics. The meaning of these terms will be explained later. * In Chapter 1, an introduction is made to PLL systems. The definition and the basic structure of a typical PLL system is given briefly with its fundamental blocks. In addition to this, an introduction is made about the simulation of PLL systems.In Chapter 2, the advanced information about half-digital PLL systems is given. These are the informations such as the operating principles and the detailed description of the blocks used in a typical half-digital PLL systems. The various kinds of devices used in these blocks are also given so that, one can make different combinations by using alternative devices in the blocks. In Chapter 3, the mathematical analysis of an half-digital PLL system is made. This analysis is made in S-domain to ease the calculations. The phase and the frequency responses of the system is determined by this way. In Chapter 4, the advanced information about all-digital PLL systems is given. These are the informations such as the operating principles and the detailed description of the blocks used in a typical all-digital PLL systems. The transient response and the bandwidth of the system is also given in this chapter. In Chapter 5, simulation techniques of a PLL is given. For giving an example a simulation is made by using the Pspice program. The definition of the blocks to the program is explained in detailed form. In addition to these, the results are given with the help of the graphics. Later these results are compared with the experimental results which we have before.

Benzer Tezler

  1. Tez No

    5421

    A Study on various existing and two new digital phase-locked loop structures

    Başlık çevirisi yok

    REHA BOZKURT

    Yüksek Lisans

    İngilizce

    İngilizce

    1989

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    DOÇ. DR. BÜLENT K. ALTAY

  2. Tez No

    76521

    Design, simulation and realization of an on screen display IC

    Bir ekran üzerine görüntüleme tümdevresinin tasarım, simülasyon ve gerçeklenmesi

    MURAT GÜVEN

    Yüksek Lisans

    İngilizce

    İngilizce

    1998

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. AVNİ MORGÜL

  3. Tez No

    12832

    Implementation and performance analysis of N-average zero-crossing type bit synchronizer

    N-ortalamalı sıfır geçiş tipi bit zamanlayıcısı

    ERCAN POLAT

    Yüksek Lisans

    İngilizce

    İngilizce

    1990

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    DOÇ.DR. RÜYAL ERGÜL

  4. Tez No

    75424

    Sönümlemeli kanallarda kafes kodlamalı sistemler için birleşik serpiştirme tekniği

    Combined interleaving technique for trellis coded systems in feding channels

    ERSİN ÖZTÜRK

    Yüksek Lisans

    Türkçe

    Türkçe

    1998

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ÜMİT AYGÖLÜ

  5. Tez No

    56478

    Performance analysis of the DECT receiver by simulation

    DECT almacının simulasyon ile performans analizi

    DERYA ÖLGEN

    Yüksek Lisans

    İngilizce

    İngilizce

    1996

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. YALÇIN TANIK

Geri Dön