Analog layout generation for silicon compilation
Silikon derleme için analog serim üretimi
- Tez No: 65044
- Danışmanlar: DOÇ. DR. SİNA BALKIR
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Analoglar, Silisyum, Analogs, Silicon
- Yıl: 1997
- Dil: İngilizce
- Üniversite: Boğaziçi Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Belirtilmemiş.
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
KISA ÖZET Bu tezde SPICE devre tanım girdilerinden tümdevre serimlerinin otomatik sentezi için bir algoritma sunulmuştur. Serim üretecimiz ALG temelde üç parçadan oluşmaktadır: bölümleyici, yerleştirici ve yol atayıcı. Bölümleme işlemi ister yapay sinir ağlan ile, istenirse bilinen Kernighan-Lin yöntemiyle gerçeklenmektedir. Devre bölümlemede Kohonen tipi yapay sinir ağlan kullanımı bildiğimiz kadarıyla literatürde ilk defa yer almaktadır. Bu bölümleme yöntemleriyle elde edilen sonuçlar son serimde elde edilen başarım bazında karşılaştırılmıştır. Yerleştirme işlemi ya bölümleyiciden gelen sonuçlar ışığında hiyerarşik bir şekilde, ya da benzetimsel tavlama yöntemiyle gerçeklenmiştir. İstenilen noktaya ulaşıncaya kadar herhangi bir yöntemle elde edilen sonuçlar diğer bir yönteme girdi olarak verilebilir. Yol atayıcı olarak, bilinen labirent yol atayıcı yöntemi kullanılmaktadır. ALG kullanılarak elde edilen örnek selimler de bu tezde sunulmuştur.
Özet (Çeviri)
IV ABSTRACT In this thesis, we present an algorithm for the automatic synthesis of IC layouts from circuit descriptions provided as SPICE netlists. Our analog layout generator (ALG) consists of three main engines; namely partitioner, placer and router. The partitioning operation is achieved by either neural networks or by the standard Kernighan-Lin algorithm. The use of Kohonen type neural networks for circuit partitioning has appeared for the first time in literature to the best of our knowledge. The results of these partitioning algorithms for the performance of the final layout have been compared. Placement is either achieved in a hierarchical manner from the partitioner or through simulated annealing. The results from either one of these algorithms can be used as a starting point for the other until a desired point is reached. The router uses standard maze routing algorithms. Sample layouts obtained from ALG are also shown in the thesis.
Benzer Tezler
- Parça yerleştirme algoritmalarının postal oluşturma problemine uygulanması
Başlık çevirisi yok
FİLİZ BUNYAK
Yüksek Lisans
Türkçe
1996
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiDOÇ.DR. FÜSUN TUNALI (SEÇUK)
- Yüksek binalarda asansörlerin tasarımı ve değerlendirilmesi için bir uzman sistem
An Expert system for the design and evaluation of the elevators in high buildings
NURAY ÇANKAYA
- Sempatik kıyı koruma yapısı olarak kazıklı dalgakıranların düzenli ve düzensiz dalgalar altındaki performanslarının ve üzerine gelen yüklerin incelenmesi
Başlık çevirisi yok
TARKAN MUTLU
Doktora
Türkçe
1998
İnşaat Mühendisliğiİstanbul Teknik Üniversitesiİnşaat Mühendisliği Ana Bilim Dalı
PROF. DR. M. SEDAT KAPDAŞLI
- Design, simulation and realization of an on screen display IC
Bir ekran üzerine görüntüleme tümdevresinin tasarım, simülasyon ve gerçeklenmesi
MURAT GÜVEN
Yüksek Lisans
İngilizce
1998
Elektrik ve Elektronik MühendisliğiBoğaziçi ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. AVNİ MORGÜL
- Implementation of a power measuring chip using analog cmos technology
Analog Cmos teknolojisi kullanarak güç ölçüm tümdevresi tasarlanması
ARKIN AYDIN
Yüksek Lisans
İngilizce
1995
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiPROF.DR. MURAT AŞKAR