Geri Dön

FPGA tabanlı 64 bit aritmetik mantık birimi tasarımı

Başlık çevirisi mevcut değil.

PDF İndir

  1. Tez No: 531750
  2. Yazar: NURAY SAĞLAM BEDİR
  3. Danışmanlar: PROF. DR. FIRAT KAÇAR
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2018
  8. Dil: Türkçe
  9. Üniversite: İstanbul Üniversitesi-Cerrahpaşa
  10. Enstitü: Lisansüstü Eğitim Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektrik Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: Belirtilmemiş.

Özet

Günümüz teknolojisi gerçek zamanlı gömülü sistemler için uygun veri iletişim arayüzleri geliştirilmesine büyük ihtiyaç duymaktadır. Alanda programlanabilir Kapı Dizileri (FPGA) programlanabilen çeşitli kaynakları ile etkin gömülü sistem tasarımlarının gerçekleştirilmesini büyük ölçüde desteklemektedir. Programlanmaları donanım tanımlama dilleri ile gerçekleştirilmektedir. Bu çalışmada Merkezi İşlem Birimi(CPU)'nin en önemli yapısı olan, çeşitli aritmetiksel ve mantıksal işlemlerin gerçekleştirildiği, 64 Bit İşletimli Aritmetik Mantık Birimi işaretli sayıların işlenmesini sağlayacak şekilde, VHDL donanım tanımlama dili ve Cyclone II FPGA mimarisi kullanılarak tasarlanmıştır. Tasarım yöntemi olarak“aşağıdan-yukarıya”benimsenmiş ve modelleme yönteminde davranışsal ve yapısal modelleme yöntemleri kullanılmıştır. Tasarımın toplayıcı devresinde hızlı toplayıcılardan olan koşullu toplayıcı devresi kullanılmış ve elde biti hesabından kaynaklanan gecikme minimize edilmiştir. Tasarım sonucunda teorik bilgi ve uygulama sonuçları karşılaştırılmış ve bulgular değerlendirilmiştir.

Özet (Çeviri)

In the present day technology, there is an immense need of developing suitable data communication interfaces for real-time embedded systems. Field Programmable Gate Array(FPGA) offers various resources, which can be programmed for building up an efficient embedded system. FPGA programming is performed with the usage of hardware description languages. In this study, the 64-bit Arithmetic Logic Unit, which is the most important structure of the Central Processing Unit (CPU), has been designed for processing signed numbers by using the VHDL hardware description language and Cyclone II FPGA architecture. As a design method, bottom-up method and behavioral and structural modeling methods are used as modeling method. In addition operation, one of the fast adders structure named Conditional Sum Adder is used, and with this structure delay caused by the calculation of the carry bit is minimized. At the end of the study, theoretical knowledge and application results were compared and the findings were evaluated.

Benzer Tezler

  1. Tez No

    683227

    2-port vector network analyzer implementation using AD9361 and ZYNQ FPGA

    AD9361 ve ZYNQ FPGA ile 2-port vektör ağı analizörü gerçeklemesi

    MERT KÜLTE

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. MÜŞTAK ERHAN YALÇIN

  2. Tez No

    886630

    Modifiye edilmiş Blowfish şifreleme algoritmasının FPGA tabanlı gerçeklenmesi

    FPGA based implementation of modified Blowfish encryption algorithm

    DOĞAN ALP ÇINARCIK

    Yüksek Lisans

    Türkçe

    Türkçe

    2024

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. PEYMAN MAHOUTİ

  3. Tez No

    139579

    Design and realization of a high speed 64x64-bit multiplier for low power applications

    Düşük gerilimli uygulamalar için yüksek hızlı 64-bitlik bir çarpma bloğunun tasarımı ve gerçeklenmesi

    BERİL SEDA ÇİFTÇİ

    Yüksek Lisans

    İngilizce

    İngilizce

    2003

    Elektrik ve Elektronik MühendisliğiSabancı Üniversitesi

    Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. YAŞAR GÜRBÜZ

  4. Tez No

    900016

    On an efficient implementation of combined true random number generator and physically unclonable function on a SoC FPGA

    Bir SoC FPGA üzerinde kombine gerçek rastgele sayı üreteci ve fiziksel olarak klonlanamayan fonksiyonun verimli bir uygulaması üzerine

    YUNUS EMRE YILMAZ

    Doktora

    İngilizce

    İngilizce

    2024

    MatematikOrta Doğu Teknik Üniversitesi

    Kriptografi Ana Bilim Dalı (disiplinlerarası)

    DOÇ. DR. OĞUZ YAYLA

  5. Tez No

    611926

    Design, implementation and performance analysis of AES with one way encryption system using labview based FPGA

    Başlık çevirisi yok

    SARA ABDULHALEEM AL-SHAREA

    Yüksek Lisans

    İngilizce

    İngilizce

    2019

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolAltınbaş Üniversitesi

    Elektrik ve Bilgisayar Mühendisliği Ana Bilim Dalı

    Prof. Dr. OĞUZ BAYAT

Geri Dön