Düşük güç ve düşük gerilimle çalışan analog blokların tasarımı
The design of analog blocks driven by low power and low voltage
- Tez No: 487878
- Danışmanlar: PROF. DR. FIRAT KAÇAR
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2018
- Dil: Türkçe
- Üniversite: İstanbul Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektrik Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: Belirtilmemiş.
Özet
Bu tezde düşük güç ve düşük gerilimle çalışacak çarpıcı tasarımı gerçekleştirilmiştir. Düşük güç ve düşük gerilimli devre tasarımı için dinamik eşik gerilimli MOS (DTMOS) teknolojisi kullanılmıştır. Literatürde kullanılmış olan 2 adet çarpıcı devre baz alınmış ve bunu düşük güç ve düşük gerilimle çalışması hedeflenmiştir. Bu kapsamda ilk olarak bu çarpıcı devrelerin orijinal tasarımlarıyla simülasyonları yapılmıştır. Simülasyonlar için LT SPICE benzetim programı kullanılanarak 0.35 um TSMC CMOS parametreleri kullanılmıştır. Ardından bu çalışmaların düşük güç ve düşük gerilimle çalışması için yeni tasarımlar oluşturup simüle edilmiştir. Sonuç olarak bakıldığında devrelerde hedeflenen, düşük gerilimle çalışması ve düşük güç harcaması orijinal tasarımlarla karşılaştırıldığında başarılı olmuştur.
Özet (Çeviri)
In this thesis, the design of analog multiplier driven by low power and low voltage has been realized. Dynamic threshold voltage MOS (DTMOS) technology is used for low power and low voltage circuit design. Based on two analog multiplier circuits used in the literature, it is aimed to operate with low power and low voltage. First of all, these multiplier circuits were simulated with their original designs. 0.35 um TSMC CMOS parameters were used for the simulations using the LT SPICE simul ation program. Then new designs were created and simulated for these studies to work by low power and low voltage. As a result, the targeted low voltage operation and low power consumption in the circuit were successfull when compared to the original designs.
Benzer Tezler
- Statistical design and yield enhancement of low voltage cmos VLSI circuits
Düşük gerilimli analog VLSI devrelerin istatistiksel tasarımı
TUNA B. TARIM
Doktora
İngilizce
1999
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. H. HAKAN KUNTMAN
- Modeling and implementation of biological neural systems
Biyolojik sinir sistemlerinin modellenmesi ve gerçeklenmesi
ÖZGÜR ERDENER
Doktora
İngilizce
2016
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. İSMAİL SERDAR ÖZOĞUZ
- A 65 nm CMOS low-power phase-locked loop design for 5g nr78 mobile applications
5g nr78 mobil uygulamaları için 65 nm CMOS düşük güç tüketimli faz kilitlemeli döngü tasarımı
BORA BATUHAN İŞGÖR
Yüksek Lisans
İngilizce
2025
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. NİL BANU TARIM
- Design and realization of a high-speed 12-bit pipelined analog/ digital converter IP block
Yüksek hızlı 12-bit ardışık düzenli bir analog/ sayısal dönüştürücü bloğunun tasarımı ve gerçeklenmesi
ZEYNEP TOPRAK
Yüksek Lisans
İngilizce
2001
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiDOÇ. DR. YUSUF LEBLEBİCİ
- A wide bandwidth 8-bit 20 msps sar ADC
Yüksek band genişlikli 8-bit 20 Msps SAR ADC
MUSTAFA ÖZ
Yüksek Lisans
İngilizce
2015
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. TÜRKER KÜYEL