VLSI Implementation of high performance arithmetic blocks suitable for DSP
Sayısal sinyal işlemeye uygun yüksek başarımlı aritmetik blokların tümleşik devre uygulaması
- Tez No: 47538
- Danışmanlar: DOÇ.DR. SİNA BALKIR, PROF.DR. ÖMER CERİD
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: VLSI, VLSI
- Yıl: 1995
- Dil: İngilizce
- Üniversite: Boğaziçi Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Belirtilmemiş.
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
ÖZET Bu tez çalışmasında iki farklı mimaride 16x16 bitlik çarpma modülü (çarpıcı) tasannu yapılmıştır. Bu çarpıcılar Mentor Graphics programı kullanılarak 1 um ES2 teknolojisinde tümleşik devre bazında tasarlanmıştır. Çarpma modüllerinden birinde özellikle yüksek hızda çarpma işlemi yapılmaya çalışılmıştır. Diğerinde ise olabildiğince az transistor kullanarak, kabul edilebilir derecede bir hız yaratılmaya çalışılmıştır. Seri Haneli Çarpıcı'da 10,000'den daha az sayıda transistor kullanılmıştır. Dizin Çarpıcı'da ise 60,000'in üzerinde transistor kullanılmış, ancak oldukça iyi bir hız elde edilmiştir. Varolan diğer çarpıcılarla karşılaştırıldığında, 167 Mhz hızında çalışan dizin çarpıcı'nın oldukça hızlı olduğu, tüm tümleşik devre alanı 6.25 mm2 olan seri haneli çarpıcının ise 1 um teknolojisine göre küçük sayılabilecek bir alana sahip olduğu söylenebilir. Tüm tez çalışması Sun Sparc 2 iş istayonunda gerçeklenmiştir. Mentor Graphics yazılımının Design Architect modülünde çizilen tasarımların, Quicksim modülünde işleyiş ve hız kontrollan yapılmış ve tasarımlar IC Station modülünde tümleşik devre haline getirilmiştir. Son olarak tasarımların tüm testleri yapılmış ve Eurochip merkezlerinde gerçeklenecek aşamaya getirilmiştir.
Özet (Çeviri)
IV ABSTRACT In the course of this thesis, two 16x16 bit multiplier chips are designed and simulated at the chip layout level using Mentor Graphics Design Automation Tools. 1 (am ES2 foundry parameters are used for the design of the chips. In the designs, two factors are the basic research area; Speed and Die Area of the multipliers. The Digit Serial Multiplier which contains less than 10,000 transistors occupies much less die area, whereas the Array Multiplier containing about 60,000 transistors operates at a higher speed. In the Digit Serial Multiplier, Carry-Lookahead adders are used whereas the Array Multiplier contains Carry Save adders together with a Carry Propagate adder. Compared to the existing multiplier architectures, the Array multiplier which operates at 167 Mhz is considered quite fast and the Digit Serial multiplier which has a total chip area of 6.25 mm2 (including the pads) is considerably small in die area in 1 um technology. The hardware platform used throughout the design steps consists of Sun Sparc 2 workstations. The designs are drawn in the Design Architect Tool, simulated with the Quicksim Tool and the chip layouts are extracted from the IC Station Tool of the Mentor Graphics Electronic Design Automation software. Finally, the realized chip designs are verified at the chip layout level and prepared to be sent to Eurochip Services for fabrication.
Benzer Tezler
- Düşük bir hızlarında konuşma kodlama ve uygulamaları
Low bit rate speech coding and applications
TARIK AŞKIN
Doktora
Türkçe
1999
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. GÜNSEL DURUSOY
- Design of arithmetic modules for VLSI circuits
Başlık çevirisi yok
MELTEM KARAARSLAN
Yüksek Lisans
İngilizce
1991
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiDOÇ.DR. MURAT AŞKAR
- VLSI realization of an 8x8 bit pipelined residue arithmetic multiplier
Boru-hattı mimarisi ile artık aritmetiğe göre tasarımlanmış bir 8x8-bitlik çarpıcının çok büyük çapta tümleşik (ÇBÇT) devre olarak gerçekleştirilmesi
FUAT ENVER
Yüksek Lisans
İngilizce
1992
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiPROF. DR. MURAT AŞKAR
- VHDL ile lojik devre tasarımı ve DSP uygulamaları için çarpma bloklarının modellenmesi
Başlık çevirisi yok
SIDDIKA BERNA ÖRS
Yüksek Lisans
Türkçe
1998
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. AHMET DERVİŞOĞLU
- Bir konik kesit fonksiyonu ağının tümdevre olarak gerçeklenmesi
An Integrated circuit implementation of a conic section function nettwork
KEMAL HACIOĞLU
Yüksek Lisans
Türkçe
1999
Elektrik ve Elektronik MühendisliğiYıldız Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. ATİLLA ATAMAN