A Formal specification method: VDM
Bir biçimsel tanımlama metodu: VDM
- Tez No: 29916
- Danışmanlar: PROF. DR. A. ZİYA AKTAŞ
- Tez Türü: Yüksek Lisans
- Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
- Anahtar Kelimeler: Biçimsel Metodlar, Biçimsel Tanımlama, Biçimsel Tanımlama Dilleri, VDM, VDM-SL, Viyana Geliştirme Metodu, Biçimsel betimleme, Kütüphaneler, Viyana geliştirme yöntemi, Formal Methods, Formal Specification, Formal Specification Languages, VDM, VDM-SL, Vienna Development Method, Regular description, Libraries
- Yıl: 1993
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
oz BİR BİÇİMSEL TANIMLAMA METODU: VDM DURSUN, Hüseyin Yüksek Lisans Tezi, Bilgisayar Mühendisliği Anabilim Dalı Tez Yöneticisi : Prof. Dr. A. Ziya AKTAŞ Haziran, 1993, 125 sayfa. Bu tezde, özellikle Avrupa'da çok bilinen ve kullanılan biçimsel tanımlama dillerinden VDM (Viyana Geliştirme Metodu) ve bu dilin standardı olan VDM- SL (Viyana Geliştirme Metodu Tanımlama Dili) bir uygulamayla incelenmiş ve inceleme sonuçları bir örnek problem üzerinde uygulanmıştır. Tezde ilk olarak biçimsel tanımlama ve biçimsel tanımlama dilleri üzerinde durulmuş, sınıflandırılmış ve daha sonra VDM bu gruplardan birine yerleştirilmiştir. Bazı biçimsel tanımlama dilleri yazılım yaşam döngüsünde hem analiz hem de tasarım aşamasında kullanılabilir. Bu çalışmada VDM tasarım aracı olarak ele alınmış ve bir örneğe uygulanmıştır. Tezin sonunda, Viyana Geliştirme Metodu bir kütüphane sisteminin geliştirilmesindeki tasarım safhasında kullanılmıştır. Gerek tezde verilen örnekte, gerekse uygulamada analiz aracı olarak veri akış diyagramları kullanılmıştır. Özel sembollerin çokluğu nedeniyle kelime işlemci olarak LATgXyazilimi kullanılmıştır. Oldukça kapsamh bir kaynakça tezin sonunda verilmiş, uygulama ile ilgili PASCAL program listesi de ek olarak sunulmuştur.
Özet (Çeviri)
ABSTRACT A FORMAL SPECIFICATION METHOD: VDM DURSUN, Hüseyin M.S. in Computer Engineering Supervisor: Prof. Dr. A. Ziya AKTAŞ June, 1993, 125 pages In this study, one of the well-known, especially in Europe, and com monly used formal specification language VDM (Vienna Development Method) and its standardized structure VDM-SL (Vienna Development Method Specifica tion Language) is examined. The results are applied on a case study. Firstly, the concept of formal specification and its languages are in vestigated, classified and then VDM is placed in one of the groups. Formal specification languages can be used both as an analysis and design tool through the software development life-cycle. VDM is examined as a design tool and it is used in an example. Finally, VDM-SL is used in the development of a local library system as a case study. Both in the example and in the case study DFD (Data Flow Diagram) is used as an analysis tool. Since some special characters are needed, in the thesis a special word processing software MTgXis used. A relatively thorough list of references is given at the end. The relevant PASCAL code for the case study is presented as Annex.
Benzer Tezler
- Kalite güvence sistemindeki bazı öğelerin denetim sürecine ilişkin bilgi tabanlı bir uzman sistem yaklaşımı
Başlık çevirisi yok
DEMET BAYRAKTAR
- Bir SNA / LU 6.2 uygulaması
An SNA / LU 6.2 application
BÜLENT ÇINARKAYA
Yüksek Lisans
Türkçe
1992
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiDOÇ.DR. FÜSUN TUNALI
- Slicing approach to specification for testability in LOTOS
LOTOS'da test edilebilirlik için belirtime dilimleme yaklaşımı
AHMET FEYZİ ATEŞ
Yüksek Lisans
İngilizce
1993
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
DOÇ. DR. BEHÇET SARIKAYA
- Doğrusal olmayan planlamaya yeni bir yaklaşım
A New approach to non-linear planning
HAKAN AYDIN
Yüksek Lisans
Türkçe
1993
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiDOÇ.DR. NADİA ERDOĞAN
- IEEE 1149.1 standardı kullanarak test edilebilir lojik devre tasarımı
Testable lojik circit design by using IEEE 1149.1 standard
A.BETÜL TUNCER
Yüksek Lisans
Türkçe
1992
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF. DR. AHMET DERVİŞOĞLU